14/09/08 23:13
future1980
ragazzi vi chiedo se per favore mi saprete risolvere questi problemi.....la mi aragzza sta studiando il linguaggio assembler deve fare dei programmi qualcuno mi puo aiutare deve sostenere un esame...vi copio quello che mi ha dato:
4 Si progetti un sistema digitale sincrono avente un ingresso seriale IN e una uscita
seriale ALARM. IN è normalmente a 0. Quando IN va ad 1 il sistema aspetta che ritorni
a 0. Al ciclo di clock successivo a tale evento pone alta l’uscita, normalmente a 0, e lo
tiene ad uno per il doppio del tempo in cui è stato alto il segnale IN (IN può stare ad 1
al massimo per 32 colpi di clock).
5 Un sistema digitale sincrono ha due ingressi, DATA a 4 bit e CAPTURE a singolo bit e
due uscite seriali SERIAL e DATAVALID. CAPTURE occasionalmente va ad uno per
un solo ciclo di clock. Il sistema, sul fronte in cui CAPTURE va ad uno, legge il valore
di DATA. Nei quattro cicli di clock successivi DATAVALID sarà posto ad uno e SERIAL
assumerà rispettivamente i valori dei bit di DATA a partire dal meno significativo (ad
esempio se DATA=0100 allora SERIAL(clk1)=0, SERIAL(clk2)=0, SERIAL(clk3)=1,
SERIAL(clk4)=0). Si progetti un sistema siffatto.
6 Si progetti un sistema digitale sincrono con tre ingressi A, B e C e un uscita DISP.
DISP va ad 1 se il numero di ingressi con valore logico 1 è dispari.
7 Un sistema ha un ingresso a 5 bit NCOUNT, un ingresso seriale REG ed un’uscita
ALARM. Si progetti il sistema in modo che quando REG, normalmente a 0, va ad uno
porta ALARM ad 1 per un numero di clock pari a NCOUNT. Si consideri che il segnale
REG non possa andare ad 1 mentre ALARM è a livello logico alto.
8 Si progetti un sistema con un ingresso DATA e un’uscita ALARM seriali. Il sistema
pone a livello logico alto ALARM per 255 cicli di clock se DATA assume in sequenza i
valori 10010. Nei 255 cicli di clock in cui ALARM sta ad 1 il sistema non deve
controllare il valore di DATA.
9 Un sistema digitale controlla un ingresso seriale DATA. Quando DATA assume il
valore logico alto per cinque volte, anche non consecutive, l’uscita VALID va ad uno
per sette cicli di clock. Si progetti un tale sistema.
Esercizi di Elettronica Digitale
Luca Giancane
9
10 Si consideri un sistema digitale che monitora il consumo di potenza di un
elettrodomestico che può andare da 0 a 60 Watt. Si progetti tale sistema considerando
che se il consumo supera 32 Watt deve contemporaneamente portare ad uno l'uscita
ALARM e alternare il valore di un'uscita LED per 4 cicli di clock. Si supponga che il
dato in ingresso da leggere venga da un convertitore a 5 bit.
11 Si progetti un sistema digitale avente 2 ingressi seriali A, B e due uscite LED1 e LED2.
A e B sono normalmente bassi e occasionalmente vanno ad uno per un solo colpo di
clock. Inoltre A e B sono tali per cui non possono mai essere ad uno nello stesso colpo
di clock. Il sistema deve funzionare in modo tale da mandare alternativamente ad uno
LED1 e LED2 un numero di volte pari alla distanza tra due impulsi consecutivi dei
segnali A e B. Si supponga che durante intermittenza di LED1 e LED2 A e B non
possono mai andare ad uno.
4 Si progetti un sistema digitale sincrono avente un ingresso seriale IN e una uscita
seriale ALARM. IN è normalmente a 0. Quando IN va ad 1 il sistema aspetta che ritorni
a 0. Al ciclo di clock successivo a tale evento pone alta l’uscita, normalmente a 0, e lo
tiene ad uno per il doppio del tempo in cui è stato alto il segnale IN (IN può stare ad 1
al massimo per 32 colpi di clock).
5 Un sistema digitale sincrono ha due ingressi, DATA a 4 bit e CAPTURE a singolo bit e
due uscite seriali SERIAL e DATAVALID. CAPTURE occasionalmente va ad uno per
un solo ciclo di clock. Il sistema, sul fronte in cui CAPTURE va ad uno, legge il valore
di DATA. Nei quattro cicli di clock successivi DATAVALID sarà posto ad uno e SERIAL
assumerà rispettivamente i valori dei bit di DATA a partire dal meno significativo (ad
esempio se DATA=0100 allora SERIAL(clk1)=0, SERIAL(clk2)=0, SERIAL(clk3)=1,
SERIAL(clk4)=0). Si progetti un sistema siffatto.
6 Si progetti un sistema digitale sincrono con tre ingressi A, B e C e un uscita DISP.
DISP va ad 1 se il numero di ingressi con valore logico 1 è dispari.
7 Un sistema ha un ingresso a 5 bit NCOUNT, un ingresso seriale REG ed un’uscita
ALARM. Si progetti il sistema in modo che quando REG, normalmente a 0, va ad uno
porta ALARM ad 1 per un numero di clock pari a NCOUNT. Si consideri che il segnale
REG non possa andare ad 1 mentre ALARM è a livello logico alto.
8 Si progetti un sistema con un ingresso DATA e un’uscita ALARM seriali. Il sistema
pone a livello logico alto ALARM per 255 cicli di clock se DATA assume in sequenza i
valori 10010. Nei 255 cicli di clock in cui ALARM sta ad 1 il sistema non deve
controllare il valore di DATA.
9 Un sistema digitale controlla un ingresso seriale DATA. Quando DATA assume il
valore logico alto per cinque volte, anche non consecutive, l’uscita VALID va ad uno
per sette cicli di clock. Si progetti un tale sistema.
Esercizi di Elettronica Digitale
Luca Giancane
9
10 Si consideri un sistema digitale che monitora il consumo di potenza di un
elettrodomestico che può andare da 0 a 60 Watt. Si progetti tale sistema considerando
che se il consumo supera 32 Watt deve contemporaneamente portare ad uno l'uscita
ALARM e alternare il valore di un'uscita LED per 4 cicli di clock. Si supponga che il
dato in ingresso da leggere venga da un convertitore a 5 bit.
11 Si progetti un sistema digitale avente 2 ingressi seriali A, B e due uscite LED1 e LED2.
A e B sono normalmente bassi e occasionalmente vanno ad uno per un solo colpo di
clock. Inoltre A e B sono tali per cui non possono mai essere ad uno nello stesso colpo
di clock. Il sistema deve funzionare in modo tale da mandare alternativamente ad uno
LED1 e LED2 un numero di volte pari alla distanza tra due impulsi consecutivi dei
segnali A e B. Si supponga che durante intermittenza di LED1 e LED2 A e B non
possono mai andare ad uno.
aaa